近日，三星電子發行其3nm工藝專業路線圖，與臺積電再次在3nm節點上展開競爭。3nm以下工藝一直被公以為是摩爾定律終極失效的節點，跟著晶體管的縮小將會遭遇物理上的極點考驗。而臺積電與三星電子相繼公佈推動3nm工藝則意味著半導體工藝的物理極點即將受到挑釁。前程，半導體專業的演進路徑將受到注目。
三星方案2024年量產3nmGAA工藝
三星電子在近日舉行的2024三星代工論壇（Samsung Foundry Forum 2024）上，發行新一代3nm閘極全環（GAA，Gate-All-Around）工藝。外界預測三星將于2024年量產3nm GAA工藝。
依據Tomshardare網站報道，三星晶圓代工業務市場副總Ryan Sanghyun Lee表明，三星從2024年以來一直在開闢GAA專業，通過採用納米片器材制造出了MBCFET（Multi-Brge-Channel FET，多橋-通道場效應管），該專業可以明顯加強晶體管功能，從而實現3nm工藝的制造。
假如將3nm工藝和新近量產的7nmFinFET比擬，芯單方面積能減少45％擺佈，同時減少耗電量50％，并將功能提高35％。當天的事件中，三星電子將3nm工程設計套件發送給半導體設計企業，并共享人工智能、5G挪動通訊、無人駕駛、物聯網等首創利用的核心半導體專業。
關連資料顯示，目前1416nm及以下的工藝大多數采用立體組織，即是鰭式場效晶體管（FinFET），此組織的晶體管內部通道是豎起來而被閘極包抄的，由於外形像魚類的鰭而得名，如此一來閘極偏壓便能有效調控通道電位，因而改善開關特徵。不過FinFET在經驗了1416nm、710nm這兩個工藝世代后，不停拉高的深寬比（aspect ratio），讓前百家樂作弊方式道工藝已臨近物理極點，再繼續微縮的話，電功能的增加和晶體管組織上都將遭遇很多疑問。
因此學術界很早就提出5nm以下的工藝需求走圍繞式閘極的組織，也即是FinFET中已經被閘極三面圍繞的通道，在GAA中將是被閘極四面包抄，預期這一組織將到達更好的供電與開關特徵。只要靜電管免費 百家樂 遊戲理本事提升，閘極的長度微縮就能連續進行，摩爾定律從頭牟取延續。
此次，三星電子3nm制程將採用GAA專業，并推出MBCFET，目標是確保3nm的實現。但是，三星電子也表明，3nm工藝閘極立體組織的實現還需求Pattern顯影、蒸鍍、蝕刻等一系列工程專業的改革，并且為了減少寄生電容還要導入替換銅的鈷、釕等新質料，因此還需求一段時間。
臺積電、三星競爭尖端工藝制高點
臺積電也在積極推動3nm工藝。2024年臺積電便公佈方案投入6000億新臺幣興建3nm工場，但願在2024年動工，最快于2024年年底開端量產。日前有動靜稱，臺積電3nm制程專業已進入試驗階段，在GAA專業上已有新衝破。4月18日，在第一季度財報法說會中，臺積電指出其3nm專業已經進入普遍開闢階段。
在ICCAD2024上，臺積電副總經理陳平強調，從1987年開端的3m工藝到如今的7nm工藝，邏輯真人百家樂器件的微縮專業并沒有達到極致，還將繼續延長。他還揭露，臺積電最新的5nm專業研發順利，來歲將會進入市場，而更高等其它3nm專業研發正在繼續。
實質上，臺積電和三星電子兩大公司一直在進步工藝上展開競爭。上年，臺積電量產了7nm工藝，本年則方案量產采用EUV光刻工藝的第二代7nm工藝（N7+），2024年將轉向5nm。有動靜稱，臺積電已經開端在其Fab 18工場長進行危害試產，2024年第二季度正式商務化量產。
三星電子上年也公布了專業路線圖，並且比臺積電加倍激進。三星電子盤算直接進入EUV光刻時代，上年方案量產了7nm EUV工藝，之后還有5nm工藝。3nm則是兩大公司在這場工藝競逐中的最新賽程。而就以上動靜來看，三星將早于臺積電一年推出3nm工藝。然而終極的贏家是誰此刻還不可確認。
摩爾定律終結之日將會到來？
固然臺積電與三星電子已經開端商量3nm的專業開闢與生產，不過3nm之后的硅基半導體工藝路線圖，不論臺積電、三星電子，還是英特爾公司都沒有提及。這是由於集成電路加工線寬到達3nm之后，將進入介觀（Mesoscopic）物理學的范疇。資料顯示，介觀標準的質料，一方面含有一定量粒子，無法而已用薛定諤方程求解；另一方面，其粒子數又沒有多到可以疏忽統計漲落（Statistical Floctuation）的水平。這就使集成電路專業的進一步成長遭遇許多物理障礙。此外，漏電流加大所導致的功耗疑問也難以解決。
那麼，3nm以下真的會成為物理極點，摩爾定律遷就此終結嗎？實質上，之前半導體產業成長的幾十年當中，業界已經多次遭遇所謂的工藝極點疑問，不過這些專業頸瓶一次次被人們打破。
近日，有動靜稱，IMEC和光刻機霸主ASML方案成立一座聯盟研討試驗室，共同試探在后3nm節點的nm級元件制造藍圖。兩方配合將分為兩個階段：第一階段是開闢并加快極紫外光（EUV）專業導入量產，包含有最新的EUV器材預備就緒；第二階段將共同試探下一代高數值孔徑（NA）的EUV專業潛力，以便或許制造出更小型的nm級元件，推進3nm以后的半導體微縮制程。
然而，衡量摩爾定律成長的因素，從來就不但是專業這一個方面，經濟因素始終也是公司必要考量的焦點。從3nm制程的開闢費用來看，至少耗資40億至50億美元，4萬片晶圓的晶圓廠月本錢將達150億至200億美元。如前所述，臺積電方案投入3nm的資本即達6000億新臺幣，約合190億美元。此外，設計本錢也是一個疑問。半導體市調機構International Business Strategy（IBS）解析稱，28nm芯片的平均設計費用為5130美元，而采用FinFET專業的7nm芯片設計費用為2978億百家樂不要碰美元，3nm芯片工程的設計費用將高達4億至15億美元。設計復雜度相對較高的GPU等芯片設計費用最高。半導體芯片的設計費用涵蓋IP、Architecture、查驗、物理驗證、軟件、試產物制作等。因此，業內一直有百家樂 返水聲音質疑，真的可以在3nm甚至是2nm找到相符本錢效益的商務模式嗎？（ 陳炳欣）
